## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-262825

(43) Date of publication of application: 25.10.1990

(51)Int.CI.

H02H 7/12

(21)Application number: 01-086413

(71)Applicant: FUJI ELECTRIC CO LTD

(22)Date of filing:

05.04.1989

(72)Inventor: MITSUMATA MASATO

(30)Priority

Priority number: 63237244


Priority date : 21.09.1988

Priority country: JP

# (54) CONTROLLING CIRCUIT FOR SEMICONDUCTOR CHOPPER DEVICE

(57)Abstract:

PURPOSE: To prevent erroneous detection of faulty condition reliably and to eliminate necessity of charging resistance by providing a means for producing a fault detecting operation stop command over an interval sufficient to finish charging operation required by a communication capacitor in a sound chopper circuit. CONSTITUTION: A first chopper fault detecting circuit 14 produces a first chopper fault detection signal upon detection of fault. The fault signal is outputted as a gate lock signal. The first chopper fault signal and the gate lock signal are ANDed in an AND gate 20 and fed through an OFF delay timer 19 to a second chopper fault detecting circuit 15 thus locking fault detecting operation.



By such arrangement, erroneous detection of fault can

be prevented even if the second chopper circuit is disabled until finish of charging operation of the communication capacitor.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑩ 日本国特許庁(JP) ⑪ 特許出願公開

## ◎ 公 開 特 許 公 報 (A) 平2-262825

®Int. Cl. 5

⑫発 明 者

識別記号

庁内整理番号

❸公開 平成2年(1990)10月25日

H 02 H 7/12

Н 8729-5G

審査請求 未請求 請求項の数 2 (全4頁)

神奈川県川崎市川崎区田辺新田1番1号 富士電機株式会

60発明の名称 半導体チョッパ装置の制御回路

②特 願 平1-86413

**20出 顧 平1(1989)4月5日** 

⑩昭63(1988)9月21日劉日本(JP)⑩特願 昭63-237244 優先権主張

正人

补内

富士電機株式会社 勿出 顧 人

三 俣

神奈川県川崎市川崎区田辺新田1番1号

19代理人 弁理士 山 口 巖

1.発明の名称 半導体チョッパ装置の制御回路 2.特許請求の範囲

1) 並列接続された2組のチョッパ回路を有し 核2組の回路が一周期ごとに交互にチョッピング 動作を繰返す半導体チョッパ装置において、一方 のチョッパ回路に故障が発生した際にその故障検 出回路による故障検出信号を受け、他方の健全な チョッパ回路の転流コンデンサにおける所要の充 電が完了するに十分な期間にわたり、前記健全な チョッパ回路における故障検出回路の故障検出動 作停止指令を発する手段を設けてなることを特徴 とする半導体チョッパ装置の制御回路。

2) 請求項1記載の半導体チョッパ装置の制御 回路において、一方のチョッパ回路故障時の他方 の健全なチョッパ回路における故障検出回路の故 **障検出動作停止指令に代えて、前記の故障側チョ** ッパ回路のゲートロック動作は継続すると共に前 記故障検出動作停止指令と同様の期間にわたり前 記2組のチョッパ同路における故蹟検出同路それ

ぞれに対する故障検出動作停止指令を発する手段 を設けてなることを特徴とする半導体チョッパ装 置の制御回路。

3. 発明の詳細な説明

(産業上の利用分野)

この発明は2組のチョッパ回路が一周期ごとに 交互にチョッピング動作を繰返す半導体チョッパ 装置の制御何路に関する。

(従来の技術)

従来のこの種チョッパ装置の主回路図及び制御 回路の故障検出部回路図としてはそれぞれ第4図 と第5図とに例示するものが知られている。

第4図において、1は直流電源、2はしや断器 である。また図中一点鎖線で囲まれた2組のチョ ッパ回路は、以下第1と第2のチョッパ回路と称 するが、それぞれ逆導通形の補助サイリスク5と 転流リアクトル6と転流コンデンサイとの直列接 統を主サイリスタ4に並列に接続して構成され、 更に該両回路はそれぞれの入出力側において前記 しや断器 2 を介して並列に接続され、且つ制御回

路3により交互にチョッピング動作を機返すように制御されている。また8は前記コンデンサイに対する充電加速用の充電抵抗、9はフリーホイールダイオード、10はフィルタリアクトル、11はフィルタ抵抗、12はフィルタコンデンサ、13は負荷である。

 への転流失敗事故の波及を防止している。

また18はオンディレータイマであり、前記阿 故障検出回路14と15とに対する起動指令を一 定時間遅らせ、前記チョッパ装置起動時の動作不 安定時期における故障膜検出の防止を行うもので ある。

(発明が解決しようとする課題)

が転流失敗を起す可能性がある。このためチョッ パ故障検出回路からのゲートロック信号によって 故障発生時点より一定の期間健全なチョッパ回路 のゲート駆動信号をロックし、点弧及び消弧動作 を凍結し転流コンデンサのチャージを確保するが、 前記のゲートロックの期間中健全なチョッパ回路 は消弧の状態となり、故障検出回路の点弧失敗検 出用タイマが動作を開始する。従ってゲートロッ ク用のモノステーブル回路の動作時間が前記点弧 失敗検出用タイマの設定時間よりも長ければ、前 記故障検出回路は前記の健全なチョッパ回路を点 弧失敗状態として誤検出してしまう。従ってこの 誤検出を防止するために前記モノステーブル回路 の動作時間は故障検出用タイマの設定時間より短 い時間でなければならない。しかしながら、その ような短い時間では転流コンデンサに十分な充電 が行えず、従って従来は第4図に示す如く転流コ ンデンサ1の充電を早める為に充電抵抗8を主回 路に設けて前記のゲートロックの期間内に充電を 完了するようにしていた。

前記充電抵抗の設置は前記チョッパ装置の大形化と共に抵抗発熱による装置内温度上昇を来たし、 それらの対策によるコスト上昇を招いていた。

上記に指み本発明は、前記の如き故障状態の誤 検出を確実に防止し且つ前記充電抵抗を不要とす るチョッパ装置用制御回路の提供を目的とする。 (課題を解決するための手段)

 て、前記の故障側チョッパ回路のゲートロック動作は継続すると共に前記故障検出動作停止指令と 同様の期間にわたり前記2組のチョッパ回路にお ける故障検出回路それぞれに対する故障検出動作 停止指令を発する手段を設けるものとする。

#### (作用)

本発明によれば、第1または第2のチョッパや 酸検出回路のいずれか一方が故障を検出すると、 残る他方の故障検出回路に対してゲートロックの 期間中にその故障検出助作をロックするようにした た為、ゲートロック用のモノステーブル回路助作 時間を故
なけ、 伝流コンデンサの充電時間に合わせ で設定可能となり、 従って前記コンデンサの充電 加速用の充電抵抗 8 も不要となる。

#### (寒滌例)

以下この発明の実施例を図面により説明する。 第1図と第2図とはこの発明の実施例を示すチョッパ装置制御回路の故障検出部回路図、第3図は 第2図の助作タイムチャートである。

2 チョッパ故障検出回路 1 5 に入力されてその故障検出助作をロックする。これにより第 2 チョッパ回路が伝流コンデンサが充電完了するまでその助作を停止していても、誤って故障を検出することを防止できる。

次に第2図は第5図に示す回路図において、起 動指令信号S」とゲートロック信号S』とを入力 とするANDゲート21を設け、核ANDゲート の出力信号を前紀の如きチョッパ装置起助時の故 欧照検出防止用タイマ18に入力し、該タイマの 不出力状態期間における前記両故障検出回路14 と15とにおける効作ロックを行うものであり、 前記タイマ18の出力信号S。と前記信号S」と S』との変化模様は第3図に示すタイムチャート の如くなる。

第3図に示す如く、第2図の場合における前記 モノステーブル回路17の出力信号S。はチェッパ回路故障発生と共にその出力を時間Tm間レベルしとなり、前記タイマ18による遅延時間Tsとの和時間Tm+Ts間にわたり前記の如き故障 なお第1図と第2図とにおいては第5図に示す 従来技術の実施例の場合と同一機能の構成要素に 対しては同一の要示符号を附している。

第1図は第5図に示す回路において、ゲートロック信号を共通とし第1または第2のチョッパ故障目号をそれぞれ入力とする2組の2入力ANDゲート20と、この両ANDゲートの出力信号をそれぞれ入力とする2組のオフディレータイマ19とを設け、この両タイマの出力をそれぞれ第1と第2のチョッパ故障検出回路14と15とに対する故障検出効作ロック信号として入力するものである。

今、第1チョッパ故障検出回路14が故障を検出したとすると第1チョッパ故障信号が出力される。この故障信号はORゲート16を介してモノステーブル回路17に入力され、所定時間(転流コンデンサの充電時間)のゲートロック信号とはANDゲート20によって特理租され、オフディレータイマ19を介して第

検出助作のロックが行われる。

#### (発明の効果)

本発明によれば、ゲートロックの時間を故障検 出回路のタイマ時間を考醒せずに伝流コンデンサ の充電時間にあわせて設定できる為、伝流コンデ ンサの充電加速用の充電抵抗を主回路から削除す ることができる。これによってチョッパ装置の小 型化とコスト低減とが可能になるとともに、余分 な発熱源を取り除いたことによって装置内の他の 機器への無影響を助ぐことができる。また、ゲー トロックは号をその助作条件の1つとするタイマ を設けたことにより、ゲートロックを解除して直 ちに制御系及び被制御系が追従できない場合でも、 制御系及び被制御系の特性に合わせてタイマ時間 を適当に設定することにより、ゲートロック解除 直後の出力波形の乱れまたは遅れ等による故障の 誤検出を防ぐことができ、より安定した制御が可 能となる。

#### 4. 図面の簡単な説明


第1図と第2図とは本発明の実施例を示す回路

### 特開平2-262825(4)


図、第3図は第2図の動作タイムチャート、第4 図は従来の制御回路を用いた場合のチョッパ装置 の主回路図、第5図は第1図と第2図とに対応す る従来技術の実施例を示す回路図である。

1…直流電源、2…しや断器、3…制御回路、4…主サイリスタ、5…補助サイリスタ、6…転流リアクトル、7…転流コンデンサ、8…充電抵抗、9…フリーホイールダイオード、10…フィルタリアクトル、11…フィルタ抵抗、12…フィルタコンデンサ、13…負荷、14…第1チョッパ故障検出回路、15…第2チョッパ故障検出回路、15…第2チョッパな降検出回路、15…第2チョッパな降検出回路、16…ORゲート、17…モノステーブル回路、18…オンディレータイマ、19…オフディレータイマ、20…ANDゲート。







第1図




第 2 図



第 3 図



第 4 図



第 5 図